基本信息

• 商品名称：Xilinx Zynq-7000嵌入式系统设计与实现(基于Arm Cortex-A9
• 作者：编者:何宾
• 定价：179
• 出版社：电子工业
• ISBN号：9787121374715

其他参考信息（以实物为准）

• 出版时间：2019-11-01
• 印刷时间：2019-11-01
• 版次：2
• 印次：1
• 开本：16开
• 包装：平装
• 页数：760
• 字数：1216千字

内容提要

本书是作者在已经出版的 《Xilinx Zynq-7000嵌入式系统设计与实现：基于ARM Cortex-A9双核处理器和Vivado的设计方法》 一书的基础上进行修订而成的。 本书新修订后内容增加到30章。修订后，本书的一大特色就是加入了Arm架构及分类、使用PetaLinux工具在Zynq-7000 SoC上搭建Ubuntu操作系统，以及在Ubuntu操作系统环境下搭建Python语言开发环境，并使用Python语言开发应用程序的内容。本书修订后。进一步降低了读者学习Arm Cortex-A9嵌入式系统的门槛，并引入了在Zynq-7000 SoC上搭建Ubuntu操作系统的新方法。此外，将流行的Python语言引入到Arm嵌入式系统中，进一步拓宽了在Arm嵌入式系统上开发应用程序的方法。

作者简介

何宾， 的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与 多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作近60部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。典型的代表作有《Xilinx FPGA设计 指南》、《Altium Designer13.0电路设计、仿真与验证 指南》、《Xilinx FPGA数字设计：从门级到行为级的双重描述》、《Xilinx FPGA数字信号处理 指南：从HDL、模型到C的描述》、《STC单片机原理及应用》、《Altium Designer15.0电路仿真、设计、验证与工艺实现 指南》、《STC单片机C语言程序设计》、《Cypress WICED物联网开发指南：从传感器、无线接入到云端的设计与实现》，以及《模拟电子系统设计指南（基础篇）：从半导体、分立元件到ADI集成电路的分析与实现》。

目录

目 录
第 章 Zynq - 7000 SoC设计导论1
1.1 全可编程片上系统基础知识1
1.1.1 全可编程片上系统的演进1
1.1.2 SoC与MCU和CPU的比较3
1.1.3 全可编程SoC诞生的背景4
1.1.4 可编程SoC系统技术特点5
1.1.5 全可编程片上系统中的处理器类型5
1.2 Arm架构及分类6
1.2.1 M - Profile7
1.2.2 R - Profile9
1.2.3 A - Profile10
1.3 Zynq - 7000 SoC功能和结构11
1.3.1 Zynq - 7000 SoC产品分类及资源12
1.3.2 Zynq - 7000 SoC的功能12
1.3.3 Zynq - 7000 SoC处理系统PS的构成14
1.3.4 Zynq - 7000 SoC可编程逻辑PL的构成19
1.3.5 Zynq - 7000 SoC内的互联结构20
1.3.6 Zynq - 7000 SoC的供电引脚22
1.3.7 Zynq - 7000 SoC内MIO到EMIO的连接23
1.3.8 Zynq - 7000 SoC内为PL分配的信号28
1.4 Zynq - 7000 SoC在嵌入式系统中的优势30
1.4.1 使用PL实现软件算法30
1.4.2 降低功耗32
1.4.3 实时减负33
1.4.4 可重配置计算34
第 章 AMBA规范35
2.1 AMBA规范及发展35
2.1.1 AMBA 136
2.1.2 AMBA 236
2.1.3 AMBA 336
2.1.4 AMBA 437
2.1.5 AMBA 538
2.2 AMBA APB规范40
2.2.1 AMBA APB写传输40
2.2.2 AMBA APB读传输42
2.2.3 AMBA APB错误响应43
2.2.4 操作状态44
2.2.5 AMBA 3 APB信号44
2.3 AMBA AHB规范45
2.3.1 AMBA AHB结构45
2.3.2 AMBA AHB操作46
2.3.3 AMBA AHB传输类型48
2.3.4 AMBA AHB猝发操作50
2.3.5 AMBA AHB传输控制信号53
2.3.6 AMBA AHB地址译码54
2.3.7 AMBA AHB从设备传输响应55
2.3.8 AMBA AHB数据总线58
2.3.9 AMBA AHB传输仲裁59
2.3.10 AMBA AHB分割传输64
2.3.11 AMBA AHB复位67
2.3.12 关于AHB数据总线的位宽67
2.3.13 AMBA AHB接口设备68
2.4 AMBA AXI4规范69
2.4.1 AMBA AXI4概述69
2.4.2 AMBA AXI4功能70
2.4.3 AMBA AXI4互联结构78
2.4.4 AXI4 - Lite功能79
2.4.5 AXI4 - Stream功能80
第 章 Zynq - 7000系统公共资源及特性83
3.1 时钟子系统83
3.1.1 时钟子系统架构83
3.1.2 CPU时钟域84
3.1.3 时钟编程实例86
3.1.4 时钟子系统内的生成电路结构87
3.2 复位子系统91
3.2.1 复位子系统结构和层次92
3.2.2 复位流程93
3.2.3 复位的结果94
第 章 Zynq调试和测试子系统95
4.1 JTAG和DAP子系统95
4.1.1 JTAG和DAP子系统功能97
4.1.2 JTAG和DAP子系统I/O信号99
4.1.3 编程模型99
4.1.4 Arm DAP控制器101
4.1.5 跟踪端口接口单元（TPIU）102
4.1.6 Xilinx TAP控制器102
4.2 CoreSight系统结构及功能103
4.2.1 CoreSight结构概述103
4.2.2 CoreSight系统功能104
第 章 Cortex - A9处理器及指令集107
5.1 应用处理单元概述107
5.1.1 基本功能107
5.1.2 系统级视图108
5.2 Cortex - A9处理器结构110
5.2.1 处理器模式111
5.2.2 寄存器113
5.2.3 流水线118
5.2.4 分支预测118
5.2.5 指令和数据对齐119
5.2.6 跟踪和调试121
5.3 Cortex - A9处理器指令集122
5.3.1 指令集基础122
5.3.2 数据处理操作125
5.3.3 存储器指令130
5.3.4 分支131
5.3.5 饱和算术133
5.3.6 杂项指令134
第 章 Cortex - A9片上存储器系统结构和功能138
6.1 L1高速缓存138
6.1.1 高速缓存背景138
6.1.2 高速缓存的优势和问题139
6.1.3 存储器层次140
6.1.4 高速缓存结构140
6.1.5 缓存策略145
6.1.6 写和取缓冲区147
6.1.7 缓存性能和命中速度147
6.1.8 无效和清除缓存147
6.1.9 一致性点和统一性点149
6.1.10 Zynq - 7000中Cortex - A9 L1高速缓存的特性151
6.2 存储器顺序153
6.2.1 普通、设备和强顺序存储器模型154
6.2.2 存储器属性155
6.2.3 存储器屏障155
6.3 存储器管理单元159
6.3.1 MMU功能描述160
6.3.2 虚拟存储器161
6.3.3 转换表162
6.3.4 页表入口域的描述165
6.3.5 TLB构成167
6.3.6 存储器访问顺序169
6.4 侦听控制单元170
6.4.1 地址过滤171
6.4.2 SCU主设备端口171
6.5 L2高速缓存171
6.5.1 互斥L2 - L1高速缓存配置173
6.5.2 高速缓存替换策略174
6.5.3 高速缓存锁定174
6.5.4 使能/禁止L2高速缓存控制器176
6.5.5 RAM访问延迟控制176
6.5.6 保存缓冲区操作176
6.5.7 在Cortex - A9和L2控制器之间的优化177
6.5.8 预取操作178
6.5.9 编程模型179
6.6 片上存储器180
6.6.1 片上存储器概述180
6.6.2 片上存储器功能181
6.7 系统地址分配186
6.7.1 地址映射186
6.7.2 系统总线主设备188
6.7.3 I/O外设188
6.7.4 SMC存储器188
6.7.5 SLCR寄存器188
6.7.6 杂项PS寄存器189
6.7.7 CPU私有寄存器189
第 章 Zynq - 7000 SoC的Vivado基本设计流程190
7.1 创建新的工程190
7.2 使用IP集成器创建处理器系统192
7.3 生成顶层HDL并导出设计到SDK197
7.4 创建应用测试程序199
7.5 设计验证202
7.5.1 验证前的硬件平台准备202
7.5.2 设计验证的具体实现203
7.6 SDK调试工具的使用205
7.6.1 打开前面的设计工程205
7.6.2 导入工程到SDK205
7.6.3 建立新的存储器测试工程205
7.6.4 运行存储器测试工程206
7.6.5 调试存储器测试工程207
7.7 SDK性能分析工具209
第 章 Arm GPIO的原理和控制实现213
8.1 GPIO模块原理213
8.1.1 GPIO接口及功能214
8.1.2 GPIO编程流程217
8.1.3 I/O接口218
8.1.4 部分寄存器说明218
8.1.5 底层读/写函数说明220
8.1.6 GPIO的API函数说明220
8.2 Vivado环境下MIO读/写控制的实现221
8.2.1 调用底层读/写函数编写GPIO应用程序221
8.2.2 调用API函数编写控制GPIO应用程序224
8.3 Vivado环境下EMIO读/写控制的实现226
8.3.1 调用底层读/写函数编写GPIO应用程序227
8.3.2 调用API函数编写控制GPIO应用程序232
第 章 Cortex - A9异常与中断原理及实现236
9.1 异常原理236
9.1.1 异常类型237
9.1.2 异常处理241
9.1.3 其他异常句柄242
9.1.4 Linux异常程序流243
9.2 中断原理244
9.2.1 外部中断请求244
9.2.2 Zynq - 7000 SoC内的中断环境247
9.2.3 中断控制器的功能248
9.3 Vivado环境下中断系统的实现252
9.3.1 Cortex - A9处理器中断及异常初始化流程252
9.3.2 Cortex - A9 GPIO控制器初始化流程252
9.3.3 导出硬件设计到SDK253
9.3.4 创建新的应用工程253
9.3.5 运行应用工程256
第 章 Cortex - A